爱游戏-芯片测试：系统级测试（SLT）详解

芯片测试：系统级测试（SLT）详解 时候：2024-12-19 18:24:03 手机看文章

扫描二维码随时随地手机看文章

Perface

在IC封测中我们经常会听到：SLT、EVB、ATE这几个名词。它们之间的区分扼要以下：

•ATE(Auto Test Equipment) 在测试工场完成. 年夜致是给芯片的输入管道施加所需的鼓励旌旗灯号，同时监测芯片的输出管脚，看其输出旌旗灯号是不是是预期的值。有特定的测试平台。•SLT(System Level Test) 也是在测试工场完成，与ATE一路称之为Final Test. SLT位在ATE后面，履行系统软件法式，测试芯片各个模块的功能是不是正常。•EVB(Evaluation Board) 开辟板：软件/驱动开辟人员利用EVB开辟板验证芯片的准确性，进行软件利用开辟。

比来去产线见识了一下机台，今天先一同来进修一下SLT。

系统级测试（SLT）详解 媒介

在半导体晶体管尺寸愈来愈小、芯片功能日趋复杂的趋向下，系统级测试（简称SLT）变得相当主要。那甚么是SLT？

SLT是若何帮忙提高产物质量并缩短上市时候的？

甚么是系统级测试？它有甚么特殊的地方？

系统级测试（SLT）是指在仿真的终端利用场景中看待测芯片（DUT）进行测试，纯洁经由过程运行和利用来完成测试，无需像传统主动测试装备（ATE）那样建立测试向量，可是仍需要编写测试，只是编写体例分歧。测试流程以下：

•► 履行特定操作。该操作多是系统利用进程中固有的，如启动操作系统；也多是运行某些功能模块编写的特定法式， 如机能评估法式。•► 判定该操作是不是成功，是根据丈量的成果或该操作的成功/掉败来进行权衡。例如，在验证某个内部历程是不是成功履行时， 判定的根据可所以操作系统是不是成功启动；或查抄某个丈量值（机能测试成果与阀值的比力）

年夜大都环境下，SLT中的系统会配备一些板载处置器来履行测试流程。因为片上系统（SoC）和系统级封装（SIP）芯片是SLT的首要测试对象，是以测试用途理器凡是就是待测芯片的一部门。假如不是此种环境，待测芯片的外围测试系统凡是会配备 一个适合的处置器。

SLT的测试时候比传统ATE的测试时候长良多，由于SLT是摹拟真实终端利用场景的功能测试，而不是ATE中的布局测试。SLT的测试时候一般都跨越一分钟，乃至可能长达数十分钟，典型的测试时候为10分钟摆布。

因为测试时候较长，与传统ATE测试比拟，SLT测试装备必需具有更高的工位密度和更低的工位本钱。

SLT概览 1. 系统

在出产情况中履行SLT需要构建一个系统。SLT中的系统是在测试板上实现的，该测试板与终究利用该芯片的产物的电路板很是类似。测试板可能包罗以下功能和特征：

•01、与待测芯片相匹配的引脚底座•02、可放在测试板上的所有待测芯片外设，包罗：•PMIC•RAM•存储（如NVMe、eMMC）•SD卡•USB闪存•PCIe外设（如NVMe）•03、仿真电路和回环，用在没法放在测试板上的外设，例如人机接口装备（HID）和HDMI，鄙人图顶用Maock I/O模块暗示•04、测试用途理器（待测芯片不是测试用途理器的环境下）•05、测试装备和测试用途理器之间的通讯体例•06、终端利用中利用的系统软件

系统级测试中很是要害的一点是，它将软件当作是系统的一部门。这有助在：

•尽量重现终端利用情况•测试硬件和软件的交互体例

2. 测试机

毗连到测试板时，测试装备最少需要供给以下功能和特征：

•测试板和待测芯片的电源•与测试用途理器交互的体例

更加进步前辈的SLT测试装备还具有以下功能和特征：

•01、毗连到嵌入式处置器节制台的UART接口，用在实现装备间的通讯•02、JTAG，用在直接拜候待测芯片•03、串行外设接口SPI，用在拜候测试板上的功能•04、高速串行接口，如PCIe、以太网或USB•05、主动温度节制•06、具有相当的空间以容纳客户设计的测试板卡和模块•07、测试板上闪存装备的主动更新

除具有以上所说的硬件功能之外，测试装备还必需供给一个计较机平台（测试用PC）和响应的API，以便测试法式拜候这些功能和特征。

3. 测试

建立SLT测试有多种分歧的方式，所选的SLT测试装备应当可以或许矫捷顺应分歧方式。以下示例就展现了这类矫捷性。

测试法式是多个零丁测试构成的调集或序列，凡是在作为测试装备一部门的测试用PC上运行。各个零丁的测试凡是实现为代码，在以下位置运行：

•01、测试用PC•02、测试用途理器，多是测试装备或测试板的一部门•03、处置器，待测芯片的一部门

在所有三种环境下，测试都可经由过程测试装备API或测试板上实现的接口来操作测试板和待测芯片。在最后一种环境下，测试可在待测芯片中运行。

1）在测试用PC或测试用途理器上履行测试 履行测试用PC或测试用途理器上的测试的流程以下。在此示例中，测试旨在验证嵌入式处置器是不是启动。假定待测芯片有 一个毗连到测试装备UART节制台的UART端口，则此测试最简单的情势是：

•2）在具有测试用途理器的待测芯片中履行从测试用PC摆设的测试 另外一种类型的测试是从测试用PC摆设到待测芯片自己的测试用途理器。在这类环境下，假定待测芯片有某种高速接口，可以经由过程该接口下载和履行测试法式。这类测试的通用情势通常为：

•3）履行直接存储在测试板上的测试 另外一种测试体例是将测试序列存储在测试板上的非易掉性存储器中，从而节流下载时候。采取将测试下载至测试板的体例时， 更轻易更改测试。

固然，在真实情况中，测试会加倍复杂，需要验证很多事务。借助SLT测试装备的矫捷性和测试板上待测芯片四周的真实硬件，可以或许更轻松地建立很是复杂的场景，这点对传统ATE来讲很难或底子没法实现。

4.SLT有甚么怪异的地方和优势

系统级测试也被称为功能测试。有段时候，年夜大都测试都是功能测试，但后来证实因为布局测试可以或许主动化，可以更有用地 知足故障笼盖率要求。是以，主动测试法式生成（ATPG）成为测试向量的首要来历。

ATPG等布局手艺需要扫描链等人工布局，以便拜候全部电路，这使得年夜大都测试都是在测试模式下完成。固然这对测试年夜有裨益，但可测试性设计（DFT）和ATPG也出缺点，包罗：

•01、测试模式袒护了仅在功能模式下可见的故障•02、ATPG 测试向量不会笼盖电路所有部门，如IP块之间的接口•03、待测芯片在布局测试时代不会履历真实运行，没法发现一些边沿故障和滞后性的故障，包罗以下差别：•电源和时钟分派电路中的噪声•测试向量致使待测芯片发烧•04、ATPG没有笼盖复杂的真实场景，手动编写如许的测试向量可能很是坚苦乃至不成能•05、测试中不包罗系统软件

相较而言，利用SLT时，测试工程师可以像在真实情况中一样利用待测芯片，从而发现之前没法发现的故障。下期我们将切磋SLT逐步遍及的缘由、SLT的实践利用、SLT面对的挑战。

5.SLT为何愈来愈遍及？ 质量要求日趋提高

曩昔十年里，我们糊口的世界变得加倍依靠电子装备。这点在汽车中尤其较着：半主动驾驶汽车已推出，电子装备或软件可以或许感知事务并经由过程主动转向或制动来对事务做出反映。

世界各地的人也都高度依靠手机，而这需要壮大靠得住的装备作为根本。对装备质量的高要求鞭策制造商对其芯片和系统进行周全测试，以削减终端用户采办后碰到问题的可能性。

不竭推向手艺极限

在现今竞争剧烈的市场中，元器件供给商不竭推向手艺极限，以提高机能、电池续航和良率。这意味着，供给商需要：

•尽早在新的工艺节点上发货，而工艺的缺点率可能依然比力高•尽量以低电压运行，以耽误电池续航•微调PLL设置以最年夜化良率•转为利用更前沿的封装手艺来提高密度和机能

鉴在上述需求，必需进行年夜量测试，确保制品中利用的是优良元器件。是以，跟着不竭推向手艺极限，利用SLT可避免故障漏检，确保制品元器件到达所需的高质量水准。

测试笼盖率仍有待提高

鉴在进入测试时的初始缺点率升高，而退出测试时答应的缺点率显著下降，元器件制造商比以往任什么时候候都加倍依靠测试。

今朝的手艺已远远跨越每一个芯片10亿个晶体管的年夜关，99.5%的故障笼盖率固然仍可以接管，但假如以10亿件来计较，0.5%仍是良多。

电子设计主动化（EDA）行业在实现故障笼盖率与密度同步提高方面支出了庞大尽力，但因为以下缘由，故障笼盖率的晋升有所滞后。

故障模式

每当在集成电路制造中引入新的立异手艺，也意味着引入了新的故障模式。但检测这些故障模式所需的新测试手艺却开辟迟缓，老是难以跟上程序。而经由过程SLT，制造商可以实行功能测试，以激发和捕捉由新故障模式致使的真实故障。

除具有以上所说的硬件功能之外，测试装备还必需供给一个计较机平台（测试用PC）和响应的API，以便测试法式拜候这些功能和特征。

SoC内部接口

ATPG专注在测试IP块并为这些IP块实现很是高的故障笼盖率。但是，跟着SoC变得愈来愈复杂，插手更多IP块，这些IP块之间的接口成为芯片中更主要的构成部门，致使整体故障笼盖率降落。

IP块接口的另外一个挑战是它们凡是是异步的，这就致使测试加倍坚苦。除测试异步接口的复杂度，扫描所有可能的时序组合也很是耗时。

EDA行业供给了鞭策SoC系统验证的东西，但尚不清晰这些仿真将若何移植到ATE，乃至可否移植到ATE。

SLT撑持对接口进行测试，由于待测芯片将在真实情况中利用，以便发现ATE中可能没有呈现的故障。

经由过程SLT进行设计验证

现在的系统很是复杂，是以缺点很难避免。设计验证环节应当在零件或系统投入出产之前发现这些缺点，可是，此中一些设计缺点很难发觉，这就致使很多系统需要运行很长时候才能呈现这类系统故障情势的缺点。

更多时辰，发现这些缺点所需的硬件实例数目年夜得不切现实。

作为替换方案，在预出产和初期出产中运行SLT可以供给激发这些罕有故障所需的年夜量待测芯片，以便在产物交付给终端客户之前修复硬件或软件中的缺点。

边沿故障凡是是裕度设计欠安酿成的成果，是以SLT发现边沿故障的能力有助在在流程初期阶段解决这些裕度设计问题。

裕度设计是指为了包管布局的平安靠得住性，在设计中引入一个年夜在1的平安系数，试图来保障机械零件不产生故障。平安系数是经由过程综合斟酌荷载、材料机能数据的靠得住性、所计较方式的公道性、加工装配精度和所设计的零件的主要性、掉效后果等身分来肯定。

在裕度设计中，对共同尺寸和非共同尺寸，平安裕度的数值有所分歧。一般而言，对共同尺寸，平安裕度A的数值取工件公役的1/10；对非共同尺寸或工艺能力很高时，A值可取为零。同时，A值的巨细是报酬给定的，A值越年夜对计量用具要求越低；A值越小，出产公役越年夜，但对计量用具的要求越高。是以应连系现实环境矫捷处置。

裕度设计凡是也称为平安系数法，是一种普遍用在机械靠得住性设计范畴的设计方式。

6.SLT的实践利用

用SLT有多种分歧策略。之条件到了SLT可以或许提高复杂待测芯片的故障笼盖率，另外还其他优势，包罗：

•为制造和测试供给初期反馈。此类反馈用在削减缺点和提高故障笼盖率。•快速提高故障笼盖率以免漏检。•实现难以在ATE上实现的测试。

完全SLT与局部SLT对照 本白皮书首要介绍利用完全SLT以实现更高质量，但也存在其他利用可能性：

•1) SLT抽样测试 对过往记实杰出、基在成熟工艺、在ATE上具有杰出故障笼盖率的待测芯片，SLT可能其实不是必须的。可是，利用SLT对部件进行抽样测试有益在验证是不是到达每百万缺点数（DPPM）要求。•2) 初始斜波时代或下降缺点率时利用完全SLT•用在发现ATE未检出的故障，找出SLT所发现故障的底子缘由*，然后建立ATE测试进行验证。同时，来自SLT的反馈可用在下降工艺的缺点率。如斯一来，测试笼盖率和缺点率都有了改良，最后只需抽样查抄便可。•3) 周全出产SLT 当利用传统ATE没法实现需要的笼盖率，或因为高工艺缺点率而致使漏检率太高时，可以使用此方式。•4) 快速提高故障笼盖率以免漏检 抱负环境下，碰到系统故障时，应找出故障的底子缘由，修复故障并添加测试来捕捉其他故障，但这个进程需要时候，而更抱负的方式是当即住手漏检。SLT很是合适这一用处，它可以用来捕捉ATE的漏检故障，然后可以将测试快速添加到SLT，以检测出影响终端用户的漏检。SLT供给的测试方式，对尺度ATE来讲很是坚苦乃至不成能，是以，对某些现场故障，SLT是少数几种到达故障笼盖率要求的方式之一。

SLT面对的挑战 难以量化故障笼盖率

因为没有可用的东西可以或许权衡SLT对传统故障模式的故障笼盖率，是以很难知道所作的测试是不是足够。

有一些手动方式可帮忙领会SLT测试的周全性，包罗按照界说系统场景、列出所有要测试的场景，然后验证针对这些场景的测试是不是足够。

EDA供给商已最先为基在场景的SLT出产适合的东西。

没法丈量裕度

传统ATE测试装备具有高精度板卡，可以丈量部件的规格，例如边沿器件排布、电压、电流、频率和DAC/ADC线性度。

SLT则有所分歧：功能测试可以告知我们给定的待测芯片是不是正常工作，但它不克不及告知我们待测芯片是处在故障边沿，仍是有足够的裕度，可以继续正常工作。

测试板的差别性

与裕度问题相干的是，用在构建测试板的元器件自己具有分歧水平的裕度，这意味着待测芯片的测试成果可能取决在所采取的测试板的规格。

假如年夜量测试板不合适规范，而且是因为测试板设计缺点而致使待测芯片掉败，这将是一场灾害。可是，假如测试板都合适规范，那末测试板的差别性反而有益在测试，由于这意味着待测芯片的测试更接近真实场景。

结语

SoC和SIP的复杂过活益提高，加上终端用户日趋严酷的质量要求，在此趋向的鞭策下，SLT获得了更普遍的采取，成为待测芯片测试策略中的要害构成部门。

经由过程利用SLT在仿真的终端情况中看待测芯片进行功能测试，装备制造商可以预防利用传统晶圆和封装测试手艺难以检测到的漏检故障。

另外，在测试流程中添加SLT环节后，不但可以捕捉漏检故障，并且可以在平台之间移动测试，包罗在测试流程的初期阶段运行低良率测试，后期阶段在SLT测试装备中运行高良率测试，这将有助在客户到达抱负的测试本钱/质量比。

我们看到，市场对SLT的需求不竭增加，而且良多企业都但愿经由过程实现SLT来改良质量本钱。

欲知详情，请下载word文档 下载文档